ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G05B |
|---|---|
| 管理番号 | 1006240 |
| 審判番号 | 審判1998-12507 |
| 総通号数 | 6 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 実用新案審決公報 |
| 発行日 | 2000-06-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1998-08-07 |
| 確定日 | 1999-11-04 |
| 事件の表示 | 昭和63年実用新案登録願第54520号「オーバーライド機能を備えたプログラマブルコントローラ」拒絶査定に対する審判事件(平成7年11月22日出願公告、実公平7-51610)について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
(手続きの経緯・本願考案) 本願考案は、昭和63年4月25日の出願であって、その請求項1に係る考案は、平成11年3月29日付けで補正された明細書および図面の記載からみて、実用新案登録請求の範囲に記載された次のとおりのものである。 「所定数の入力回路から構成された入力手段と、入力転送により該入力手段を介して入力された信号を入カテーブルメモリに書き込み、その入力テーブルメモリに書き込まれた信号に基づいて所定の演算処理を実行する演算手段と、演算手段の演算処理結果を出力転送により出力する出力手段とを備えたプログラマブルコントローラにおいて、 前記入力テーブルメモリに書き込まれた信号を強制的に書き換えるオーバーライド機能の実行対象となる入力回路を指定するとともに、その指定された入力回路の強制オン・オフ信号を設定するオーバーライド設定手段と、 該オーバーライド設定手段により設定された入力回路及び該入力回路の強制オン・オフ信号を記憶するオーバーライド記憶手段と、 入力転送の後で且つ前記演算手段の演算の前に、前記オーバーライド記憶手段に記憶された入力回路及びその強制オン・オフ信号に基づいて、前記入力テーブルメモリに書き込まれた信号の内、該当する信号を強制的に書き換えるオーバーライド実行手段と を具えたことを特徴とするオーバーライド機能を備えたプログラマブルコントローラ。」 (以下、「本願考案」という。) なお、本願については、平成6年10月7日付け、及び、平成8年9月20日付けの手続補正がされたが、これらはそれぞれ、前者の手続補正については平成10年1月21日付けで、また後者の手続補正については平成10年5月18日付けで却下された。 (引用例) 当審で平成11年1月13日付けで通知した拒絶の理由に引用した、特開昭59-52303号公報(なお、上記拒絶理由では特開昭59-520303号公報と引用しているが、原審における審査の経過及び該拒絶理由に対する請求人の対応からみて、特開昭59-52303号公報の誤記として扱い、以下これを「引用例」という。)には、図面とともに以下の記載がある。 「(2)従来技術とその問題点 最近の多くのプログラマブル・コントローラは、継電器ラダー図、フローチャート、工程歩進など各種プログラミング言語によりユーザプログラムが作成され、ユーザの希望するシーケンス制御を行っている。 この種のプログラマブル・コントローラの使用に際し、ユーザプログラムの作成時にプログラムのデバッグを行う場合、あるいはシーケンス制御の実行時になんらかの障害が発生した場合等、各入出力データの状態を速やかに変更する必要を生じることがある。」(同公報第1頁コラム2第19行-第2頁コラム3第10行。) 「(3)発明の目的 この発明の目的は、外部に特殊な入出力装置を接続するのではなく、また、特殊なユーザプログラムを作成するのではなく、ユーザプログラムの実行中に多数の入出力データを予め設定してある強制操作パターンに合わせて一度に速やかに変更することができるようにした入出力データの強制操作機能を備えたプログラマブル・コントローラを提供することにある。 (4)発明の構成と効果 上記の目的を達成するために、この発明は、各入出力データについて「強制オン」「強制オフ」「強制しない」の3個で表した任意の強制操作パターンを設定記憶する記憶手段と、強制操作指令を与えるための入力手段と、この入力手段にて強制操作指令が与えられたとき、上記記憶手段に記憶された強制操作パターンに「強制オン」または「強制オフ」と設定された入出力データについて入出力メモリをそのとおりに強制的に書換え、その強制的に書き換えられた出力データを外部出力信号として送出させるとともに、強制的に書換えられた入出力データに従って命令実行手段を動作させる制御手段を設けたことを特徴とする。 この構成によれば、障害が発生した場合などに対処するための入出力データの状態を予め上記強制操作パターンとして設定登録しておけば、ユーザプログラムの実行時に、上記入力手段を操作して強制操作指令を与えると、即座に入出力データを設定したパターン通りにに強制的に書き換えることができる。」(第2頁コラム4第9行-コラム5第18行。) 「上記入出力装置6は入力ユニットと出力ユニットにわかれてそれぞれユニット化されており、各ユニットは8点ずつの入力端子または出力端子を備えている。第1図の符号9は入出力装置6の各ユニットの端子板を示している。各端子板9に付加してある数字は入出力番号を示す。つまり、この実施例における入出力装置6は8つの入出力ユニットから構成され、全体として8×8=64の入出力信号を扱えるようになっており、各入出力信号(入出力端子)には1?64の入出力番号が割り付けられている。」(第3頁コラム7第15行-コラム8第5行。) 「周知のように、この種のプログラマブル・コントローラにおけるユーザプログラムの実行動作は、ユーザプログラムメモリ5からユーザ命令を順番に読出し、各ユーザ命令に従って入出力メモリ7に格納されている入出力データ間の演算処理をし、かつその演算処理結果により指定の出力データを書換えることであり、また、このユーザプログラムの実行と同期して入出力装置6に与えられている外部入力信号を入力データとして入出力メモリに書き込むとともに(入力更新)、入出力メモリ7の所定のエリアの出力データを入出力装置に転送して外部出力信号とする動作(出力更新)が行われる。」(第3頁コラム8第18行-コラム9第11行。) 「この発明に係るプログラマブルコントローラでは、上記のユーザプログラムの実行機能に加えて、キーボード8Aの所定のスイッチ(強制操作スイッチ)をオンしたとき、予め設定登録してあるいくつかの入出力データの強制操作パターンに従って入出力メモリ7のデータを変更する機能を備えている。」(第3頁コラム10第3-9行。) 「パターンメモリ5Dは、符号50?59で示す10パターン分のエリアからなり、各エリアには0?9のパターン番号が対応づけられている。1パターン分のパターンエリアは更にオンパターンエリアとオフパターンエリアとの2つにわかれている。そして、オンパターンエリアおよびオフパターンエリアとも入出力メモリ7と1対1に対応する64ビットの容量を持っている。つまり、1パターン分のエリアは64×2=128ビットの容量からなっている。」(第3頁コラム10第16行-第4頁コラム11第5行。) 「1つのパターンを設定するには、例えば入出力番号1について「強制オン」と登録する場合、オンパターンエリアの番号1のビットを“1”にする。また入出力番号2について「強制オフ」と設定登録する場合、オフパターンエリアの番号2のビットを“1”にする。また入出力番号3について「強制しない」を設定登録する場合、オンパターンエリアの番号3およびオフパターンエリアの番号3のビットをいずれも“0”にしておく。このようにして64ビット分の強制操作パターンを任意に設定することができる。」(第3頁コラム11第12行-コラム12第2行。) 「上記パターン設定処理110の1つの具体例を第5図のフローチャートに示している。パターン設定処理は、要するに、プログラムコンソール8のキーボード8Aからの入力情報、すなわちこれから設定しようとするパターン番号を特定すること、およびそのパターン番号に対応して64ビットの各人出力データを「強制オン」と設定登録するか、「強制オフ」と設定登録するか、あるいは「強制しない」のと設定登録するかを特定することの入力を受けて、パターンメモリ5Dにおける該当パターン番号のエリア50?59のいずれかに先に説明したようなオンパターンおよびオフパターンを作成する処理である。」(第4頁コラム12第18行-コラム13第10行。) 「上述したユーザプログラムの実行動作中に、使用者が入出力データの強制操作を行う場合、まずキーボード8Aで所望のパターン番号を選択して入力し、かつキーボード8A中の強制操作スイッチをオンにする。これでCPU1に対して強制操作指令が与えられる。 強制操作指令が与えられると、先のステップ105が実行されたときYESと判定され、ステップ108に進み、指定されたパターン番号の強制操作パターンに従って入出力メモリ7のデータを書換える入出力データの書換え処理が実行される。この処理108の実行後に再びステップ106の出力更新に戻る。 つまり、強制操作指令を与えている場合、ステップ103→104→105→108→106→107が繰り返し実行され、通常のプログラム実行動作と異なるのは、ステップ104の入力更新とステップ106の出力更新との間に入出力データの書き換え処理ルーチン108が実行される点である。」(第5頁コラム15第5行-コラム16第4行。) 「入出力データの書換え処理ルーチン108では、指定されたパターン番号のパターンメモリに「強制オン」または「強制オフ」と設定されているビットに対応する入出力メモリ7の入出力データをそのとおりのオン“1”またはオフ“0”に書換える処理である。「強制しない」と設定されているビットについては、入出力メモリ7のデータは書換えない。」(第5頁コラム16第5-12行。) 「ステップ108の実行後にステップ106の出力更新が行われると、ステップ108で強制的に書換えられた出力データが入出力装置に転送されて外部出力となる。また、ステップ104の入力更新が実行された後にステップ108が実行されると、入出力装置6に外部入力信号の状態にかかわらず入出力メモリ7の入力データが強制的に書換えられ、この書換えられたデータが次のステップ103のユーザプログラム実行処理で利用される。」(第5頁コラム16第13行-コラム17第1行。) 図面と、以上の明細書の記載からすると、引用例の入出力装置6は64の端子を備えているから所定数の入出力端子から構成されるものであり、また、その入力更新において該入出力装置6を介して入力された信号が入力転送により入出力メモリ7に書き込まれることは自明である。 さらに、パターン設定処理(110)においては、例えば入出力番号1について「強制オン」と登録する場合その端子についてはオンパターンエリアの番号1のビットを“1”とし、入出力番号2について「強制オフ」と登録する場合はオフパターンエリアの番号2のビットを“1”とし、入出力番号3について「強制しない」を設定登録する場合はオンパターンエリアの番号3およびオフパターンエリアの番号3のビットをいずれも“0”とする。そして、強制操作指令が与えられた場合(105)には、入出力データの書き換え処理ルーチン(108)において、入出力メモリ7の入出力データをそのとおりに、すなわち、入出力メモリ7の番号1のビットを“1”に、番号2のビットを“0”に強制的に書換え、番号3のビットについては書換えない、という処理が実行されるものである。そうすると、引用例の(強制操作)パターン設定処理において、その設定手段(キーボード8A)は入出力メモリ7に書き込まれた信号を強制的に書き換える入出力データの書換処理の実行対象となる入出力番号(端子)を指定する(すなわち、番号1,2を指定する。番号3は書き換えないから、書換処理の実行対象とはならない。)とともに、その指定された入出力番号の強制オン・オフ信号を、例えば入出力番号1のビットに対して「強制オン」を設定すること(オンパターンエリアの番号1のビットを“1”に設定すること)、および、入出力番号2のビットに対して「強制オフ」を設定すること(オフパターンエリアの番号2のビットを“1”に設定すること)によって、設定するものである。 また、強制指令が与えられた後の入出力データの書換処理の実行に当たっては、第4図とその説明からも明らかなように、入力更新すなわち入力転送の後で且つ演算手段による演算の前に、パターンメモリ5Dに記憶された入出力番号(入出力端子)とその強制オン・オフ信号に基づいて、入出力メモリ7に書き込まれた信号の内、該当する信号(今の場合、番号1および2のビットに書き込まれた信号。番号3のビットの信号は書き換えられない。)を強制的に書き換える、という処理が実行されるものである。 なお、審判請求人はこの点に関し、平成11年3月29日付の意見書において「(本願考案においては)オーバライド記憶手段にはオーバライド機能を実行する入力回路およびその入力回路の強制オン・オフ指示が記憶されており、そして、オーバライド実行手段はオーバライドする入力回路のみを検索してオーバライド機能を実施するだけなので、処理が早く、処理時間が大幅に伸びることがなく、従って、オーバライド機能を実行しない場合と比べても、処理タイミングが大幅に変わるという事態が避けられております。」と主張しているが、上述のように、引用例のものもそのパターンメモリ5D(本願考案のオーバーライド記憶手段に相当する。)は、強制オン・オフによる入出力データの書換処理(本願考案のオーバーライド機能に相当する。)を実行する入出力番号(入出力端子、本願考案の入力回路に相当する。)およびその入出力番号の強制オン・オフ指示が記憶されている点で本願考案と変わりなく、また、審判請求人が主張する本願考案の「オーバライド実行手段はオーバライドする入力回路のみを検索して」という事項は、本願明細書又は図面に何ら記載されていない事項であり、かつ、該明細書又は図面の記載から当業者が自明のものとして認識できる事項とも解されないから、かかる主張は本願明細書の記載に基づかないものである。そして、引用例の入出力データの書換処理を行う手段(本願考案のオーバーライド実行手段に相当する。)が、パターンメモリ5D(オーバライド記憶手段に相当。)に記憶された入出力番号およびその強制オン・オフ信号に基づいて、入出力メモリ7に書き込まれた信号の内、該当する信号を強制的に書き換えることも上述のとおりであって本願考案と基本的に同じであるから、例えば処理が速いという作用効果においても引用例と本願考案の間に格別の差異はないものというべきである。 したがって、意見書(および審判請求理由補充書)における審判請求人の主張は採用できない。 以上のことから、結局、引用例には 「所定数の入出力端子から構成された入出力装置6と、入力転送により該入出力装置6を介して入力された信号を入出力メモリ7に書き込み、その入出力メモリ7に書き込まれた信号に基づいて所定の演算処理を実行する演算手段(CPU)と、演算手段の演算処理結果を出力転送により出力する入出力装置6とを備えたプログラマブルコントローラにおいて、 前記入出力メモリ7に書き込まれた信号を強制的に書き換える入出力データの書換処理の実行対象となる入出力番号を指定するとともに、その指定された入出力番号の強制オン・オフ信号を設定する(強制操作)パターン設定処理を行う手段と、 該パターン設定処理を行う手段により設定された入出力番号(対応する入出力端子)及び該入出力番号の強制オン・オフ信号を記憶するパターンメモリ5Dと、 入力転送の後で且つ前記演算処理の前に、前記パターンメモリ5Dに記憶された入出力番号及びその強制オン・オフ信号に基づいて、前記入出力メモリ7に書き込まれた信号の内、該当する信号を強制的に書き換える入出力データの書換処理を実行する手段と を備えたことを特徴とする入出力データの書換処理を備えたプログラマブルコントローラ。」 が記載されているものと認める。 (対比・判断) 本願考案(前者)と引用例に記載されたもの(後者)とを対比すると、引用例の入出力端子に入出力回路が接続されることは自明であり、本願考案の「入力テーブルメモリ」も引用例の「入出力メモリ7」も、ともに信号が書き込まれ、それに基づいて演算が実行されるメモリである。また、引用例の入出力データの強制的な書換処理は、その明細書に記載されているようにユーザプログラムの作成時にプログラムのデバッグを行う場合や、シーケンス制御の実行時になんらかの障害が発生した場合等に行われるものであって、通常の処理時における入出力データを無効にする本願考案にいうところのいわゆるオーバライド機能に相当するものであるから、本願考案の「オーバーライド機能」、「オーバーライド設定手段」、「オーバーライド記憶手段」、および「オーバーライド実行手段」がそれぞれ引用例の「入出力データの書換処理」、「(強制操作)パターン設定処理を行う手段」、「パターンメモリ5D」、および「入出力データの書換処理を実行する手段」に相当する。そして、本願考案の所定数の入力回路からなる入力手段も、引用例の所定数の入出力端子(入出力回路)からなる入出力装置6も共に「オーバライド機能を働かせる対象となる手段」であるから、結局両者は 「オーバライド機能を働かせる対象手段(入力手段または入出力手段)と、入力転送により入力手段を介して入力された信号をメモリに書き込み、そのメモリに書き込まれた信号に基づいて所定の演算処理を実行する演算手段と、演算手段の演算処理結果を出力転送により出力する出力手段とを備えたプログラマブルコントローラにおいて、 前記メモリに書き込まれた信号を強制的に書き換えるオーバーライド機能の実行対象となる回路を指定するとともに、その指定された回路の強制オン・オフ信号を設定するオーバライド設定手段と、 該オーバーライド設定手段により設定された回路および該回路の強制オン・オフ信号を記憶するオーバーライド記憶手段と、 入力転送の後で且つ演算手段の演算の前に、前記オーバーライド記憶手段に記憶された回路及びその強制オン・オフ信号に基づいて、前記メモリに書き込まれた信号の内、該当する信号を強制的に書き換えるオーバーライド実行手段と を備えたことを特徴とするオーバーライド機能を備えたプログラマブルコントローラ。」 である点で一致しており、ただ、そのオーバライド機能を働かせる対象手段が、本願考案では所定数の入力回路からなる入力手段であって、信号を記憶するメモリが入力テーブルメモリであるのに対し、引用例では該対象手段が所定数の入出力回路(入出力端子)からなる入出力装置6であって、信号を記憶するメモリが入出力メモリ7であるという点でのみ相違しているが、特に本願考案のようにオーバライド機能を入力回路にのみ働かせ、またそのメモリを入力テーブルメモリとするようなことは当業者が適宜きわめて容易になし得る設計的事項にすぎない。 (むすび) 以上のとおりであるから、本願考案は、上記引用例に記載されたものに基づいて当業者がきわめて容易に考案をすることができたものと認められ、実用新案法第3条第2項の規定により実用新案登録を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 1999-08-02 |
| 結審通知日 | 1999-08-17 |
| 審決日 | 1999-08-30 |
| 出願番号 | 実願昭63-54520 |
| 審決分類 |
U
1
8・
121-
WZ
(G05B)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 栗林 敏彦、二宮 千久、菅澤 洋二 |
| 特許庁審判長 |
大森 藏人 |
| 特許庁審判官 |
祖父江 栄一 岩本 正義 |
| 考案の名称 | オーバーライド機能を備えたプログラマブルコントローラ |
| 代理人 | 佐々木 宗治 |
| 代理人 | 小林 久夫 |
| 代理人 | 木村 三朗 |