ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 訂正 ただし書き2号誤記又は誤訳の訂正 訂正する H03K 審判 訂正 ただし書き1号特許請求の範囲の減縮 訂正する H03K |
|---|---|
| 管理番号 | 1073404 |
| 審判番号 | 訂正2002-39241 |
| 総通号数 | 40 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 実用新案審決公報 |
| 発行日 | 2003-04-25 |
| 種別 | 訂正の審決 |
| 審判請求日 | 2002-11-13 |
| 確定日 | 2003-01-10 |
| 訂正明細書 | 有 |
| 事件の表示 | 実用新案登録第2588729号に関する訂正審判事件について、次のとおり審決する。 |
| 結論 | 実用新案登録第2588729号に係る明細書及び図面を本件審判請求書に添付された訂正明細書及び図面のとおり訂正することを認める。 |
| 理由 |
1.請求の要旨 本件審判の請求の要旨は、実用新案登録第2588729号考案(平成5年3月26日実用新案登録出願、平成10年11月6日設定登録)の明細書及び図面を審判請求書に添付した訂正明細書及び図面のとおり、すなわち、下記(1)ないし(2)のとおり訂正しようとするものである。 (1)訂正事項A 実用新案登録請求の範囲の「該トランジスタQ1のコレクタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、」(【請求項1】)の記載を、 「該トランジスタQ1のエミッタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、」と訂正する。 (2)訂正事項B 考案の詳細な説明の「該トランジスタQ1のコレクタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、」(【課題を解決するための手段】)の記載を、 「該トランジスタQ1のエミッタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、」と訂正する。 2.当審の判断 そこで、これらの訂正事項について検討する。 2-1.訂正の目的の適否、新規事項の有無及び拡張・変更の存否 (1)訂正事項Aについて 本件実用新案登録明細書を参酌すると、その考案の詳細な説明に「【実施例】・・・図1は本考案の一実施例を示すTTL回路の回路構成図である。・・・図1によれば、トランジスタQ1のベースは信号入力端子3に接続されている。そのエミッタは抵抗R2を介して電源供給端子1に接続され、そのコレクタは共通端子2に接続されている。一方、トランジスタQ1のエミッタにはダイオードDのアノードが接続され、そのカソードはトランジスタQ2のベースに接続されている。トランジスタQ2のコレクタは抵抗R4を介して電源供給端子1に接続され、そのエミッタは共通端子2に接続されている。また、トランジスタQ2のベース・エミッタ間には抵抗R3が結合されている。」の記載があり、この記載によれば、NPNトランジスタQ2のベースが電気的に接続されるのは、ダイオードDを介して接続されるPNPトランジスタQ1のエミッタと、抵抗R3、共通端子2を介して接続されるPNPトランジスタQ1のコレクタであると認められるところ、前者については、図1の回路がTTL回路として機能するために、PNPトランジスタQ1のエミッタとNPNトランジスタQ2のベースとの電気的な接続が必須であって、通常、TTL回路の構成要素として実用新案登録請求の範囲に記載される事項であるのに対して、後者については実用新案登録請求の範囲に記載されない事項であると考えられることから、実用新案登録請求の範囲の「・・・該トランジスタQ1のコレクタとベースが電気的に接続され、・・・に接続されたNPNトランジスタQ2と、」の記載は、「・・・該トランジスタQ1のエミッタとベースが電気的に接続され、・・・に接続されたNPNトランジスタQ2と、」の誤記であるといえる。 したがって、訂正事項Aは、本件実用新案登録明細書の請求項1について、訂正事項Aは、誤記の訂正を目的とするものであって、その訂正は、本件実用新案登録明細書に記載された事項の範囲内において訂正するものであるから、新規事項の追加にも該当せず、実質上実用新案登録請求の範囲を拡張し又は変更するものでもない。 (2)訂正事項Bについて 訂正事項Bは、請求項1の訂正に整合させて考案の詳細な説明の記載を訂正するものであるから、明りょうでない記載の釈明を目的とするものであって、かつ、本件実用新案登録明細書に記載された事項の範囲内において訂正するものであるから、新規事項の追加にも該当せず、実質上実用新案登録請求の範囲を拡張又は変更するものでもないと認められる。 2-2 独立実用新案登録要件について 訂正前の本件考案については、拒絶の理由が通知されることなく登録に至ったものであるところ、訂正後の本件考案についても実用新案登録を受けることができないとする理由は発見できないから、訂正後の本件考案が実用新案登録出願の際独立して実用新案登録を受けることができない考案とすることはできない。 3.むすび 以上のとおりであるから、本件審判請求は、平成5年法律第26号附則第4条第1項の規定により、なおその効力を有するとされ、同附則第4条第2項より、読み替えて適用される改正前の実用新案法第39条第1項ただし書き、並びに同条第2項及び第3項の規定に適合する。 よって、結論のとおり審決する。 |
| 発明の名称 |
(54)【考案の名称】 TTL回路 (57)【実用新案登録請求の範囲】 【請求項1】 信号入力端子3にベースが接続され、抵抗R2を介してエミッタが電源供給端子1に接続され、コレクタが共通端子2に接続されたPNPトランジスタQ1と、 該トランジスタQ1のエミッタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、 該NPNトランジスタQ2のコレクタに接続された出力端子4と、 ベースが抵抗R0を介して該電源供給端子1に接続され、エミッタが該信号入力端子3に接続され、そのコレクタが該NPNトランジスタQ2のベースに接続されたNPNトランジスタQ3と、 から構成されたことを特徴とするTTL回路。 【考案の詳細な説明】 【0001】 【産業上の利用分野】 本考案はTTL回路に関し、更に詳しく述べるならば、通信機器やOA、AV等の電気機器において用いられる半導体装置に内蔵されるTTL回路に関する。 【0002】 【従来の技術】 一般に、この種装置に用いられる半導体装置においては、TTL回路(Tｒanｓiｓｔｏｒ Tｒanｓiｓｔｏｒ Lｏgic)を内蔵して用いることが多い。このように半導体装置内部にトランジスタだけで構成したNAND論理素子であるTTL回路を組み込ませた場合、一番問題になるのは、動作処理速度が極端に落ちることである。このため処理速度のスピードアップを図る諸策が講じられることになる。例えば素子間をドープ(dｏｐe)する場合、導電率の高い金ドープを行って高速動作を実現することが多い。また、回路構成を考慮することも研究されている。 【0003】 この種半導体装置に内蔵されるTTL回路の従来例を図2に示す。図2において、1は電源供給端子(Vcc)、2は共通端子(GND)、3は信号入力端子(SI)、4は出力端子(Vｓ)である。Q1はPNPトランジスタ、Q2はNPNトランジスタ、Dはゲート保護用のダイオード、R1?R4、Rcは抵抗、OSは信号源、Cは寄生コンデンサである。 【0004】 図2によれば、トランジスタQ1のベースは信号入力端子3に接続されるとともに、抵抗R1を介して電源供給端子1に接続されている。そのエミッタは抵抗R2を介して電源供給端子1に接続され、そのコレクタは共通端子2に接続されている。一方、トランジスタQ1のエミッタにはダイオードDのアノードが接続され、そのカソードはトランジスタQ2のベースに接続されている。トランジスタQ2のコレクタは抵抗R4を介して電源供給端子1に接続され、そのエミッタは共通端子2に接続されている。また、トランジスタQ2のベース・エミッタ間には抵抗R3が結合されている。そしてトランジスタQ2のコレクタに出力端子4が接続され、出力電圧Vｔが取り出される構成となっている。 【0005】 このようなTTL回路において、電源供給端子1に電圧Vccが供給された状態で、信号入力端子3に信号源OSからローレベルのパルス信号が入力されるとトランジスタQ1がオンし、これに伴ないゲート保護ダイオードDを介してスイッチング制御素子であるトランジスタQ2がオフして出力端子4より制御出力電圧Vｔを取り出すように構成されている。すなわち、信号源OSの出力信号に応じてトランジスタQ2を高速にてスイッチング動作させ対応する出力を取り出すようになっている。 【0006】 【考案が解決しようとする課題】 しかしながら、このような従来の回路構成にあつては次のような問題点があった。図2に示す従来例は、トランジスタQ2をオン・オフさせるためにPNPトランジスタQ1のベースを駆動させて動作させているが、トランジスタQ1のベースと共通端子2(GND)間には寄生コンデンサCが生じることとなるため、このコンテンサCの容量との関係で入力端子3に信号が入力されてもトランジスタQ1のベースの動作が大きく遅れることになってしまい、結果としてトランジスタQ2の動作速度が極端に遅延してしまい、かつその回復にも時間がかかるという欠点があり、実用上からくる高速処理動作は不十分であり安定した回路動作を行うことができないという欠点があった。この考案の目的は、前記従来の問題点を除去し、簡易な回路構成で動作処理速度が早く、かつ過渡応答特性の優れた、半導体装置に内蔵するのに適したTTL回路を提供することにある。 【0007】 【課題を解決するための手段】 この目的を達成するために本考案は、信号入力端子3にベースが接続され、抵抗R2を介してエミッタが電源供給端子1に接続され、コレクタが共通端子2に接続されたPNPトランジスタQ1と、該トランジスタQ1のエミッタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、該NPNトランジスタQ2のコレクタに接続された出力端子4と、ベースが抵抗R0を介して該電源供給端子1に接続され、エミッタが該信号入力端子3に接続され、そのコレクタが該NPNトランジスタQ2のベースに接続されたNPNトランジスタQ3と、から構成した点に特徴がある。 【0008】 【実施例】 以下本考案を図面に基づいて詳細に説明する。図1は本考案の一実施例を示すTTL回路の回路構成図である。図1において、図2と同一符号は同一物を示す。Q3はNPNトランジスタ,R0,R5は抵抗である。図1によれば、トランジスタQ1のベースは信号入力端子3に接続されている。そのエミッタは抵抗R2を介して電源供給端子1に接続され、そのコレクタは共通端子2に接続されている。一方、トランジスタQ1のエミッタにはダイオードDのアノードが接続され、そのカソードはトランジスタQ2のベースに接続されている。トランジスタQ2のコレクタは抵抗R4を介して電源供給端子1に接続され、そのエミッタは共通端子2に接続されている。また、トランジスタQ2のベース・エミッタ間には抵抗R3が結合されている。そしてトランジスタQ2のコレクタに出力端子4が接続され、出力電圧Vｔが取り出される構成となっている。更に、電源供給端子1には抵抗R0を介してトランジスタQ3のベースが接続され、そのエミッタは抵抗R5を介して信号入力端子3に接続され、そのコレクタはトランジスタQ2のベースに接続される構成となっている。 【0009】 このような本考案のTTL回路において、電源供給端子1に電圧Vccが供給された状態で、信号入力端子3に信号源OSからローレベルのパルス信号が入力されるとトランジスタQ1がオンし、これに伴ないゲート保護ダイオードDを介してスイッチング制御素子であるトランジスタQ2がオフして出力端子4より制御出力電圧Vｔを取り出すように構成されている。すなわち、信号源OSの出力信号に応じてトランジスタQ2を高速にてスイッチング動作させ対応する出力を取り出すようになっている。 【0010】 したがって、トランジスタQ2をオン・オフさせるためにPNPトランジスタQ1のベースを駆動させて動作させているが、トランジスタQ1のベースと共通端子2(GND)間には寄生コンデンサCが生じることとなるため、このコンデンサCの容量との関係で入力端子3に信号が入力されてもトランジスタQ1のベースの動作が大きく遅れようとするが、トランジスタQ3はトランジスタQ2をより早くオフにさせるために、トランジスタQ2のベース電位をトランジスタQ3のコレクタでローに引き込むようにように形成している。すなわちトランジスタQ2がダイオードDを介して一旦オンした後は、トランジスタQ1のベースの動作が遅れていても、トランジスタQ3のコレクタが急激にローとなつているためトランジスタQ2は瞬時にオフとなるので、トランジスタQ1での動作の遅れをトランジスタQ3でカバーすることができる。尚、ダイオードDに代えて抵抗を接続しても良い。このようにトランジスタQ3、抵抗R0からなる回路は、トランジスタQ2のベースをハイからローへ駆動させることができる過渡応答特性に優れた回路となつている。 【0011】 【考案の効果】 以上の説明から明らかなように、本考案はトランジスタQ3をトランジスタQ2の制御端に配置するという簡易な構成で、スイッチングトランジスタの動作の遅れを除去することができるので、処理速度の早いスイッチングを行い、所定の出力電圧を得ることができ、過渡応答特性の優れたTTL回路を実現できるという利点を有し、更に半導体装置に内蔵させるに好適なTTL回路であるという実用上の利点を有する。 【図面の簡単な説明】 【図1】 本考案の一実施例を示すTTL回路の回路構成図である。 【図2】 従来のTTL回路の一例を示す回路構成図である。 【符号の説明】 1 電源供給端子(Vcc) 2 共通端子(GND) 3 信号入力端子(SI) 4 出力端子(Vｓ) Q1 PNPトランジスタ Q2、Q3 NPNトランジスタ R0?R5、Rc 抵抗 D ダイオード OS 信号源 C 寄生コンデンサ |
| 訂正の要旨 |
訂正の要旨 ▲1▼ 訂正事項A:実用新案登録明細書の「実用新案登録請求の範囲」に記載されている「【請求項1】 信号入力端子3にベースが接続され、抵抗R2を介してエミッタが電源供給端子1に接続され、コレクタが共通端子2に接続されたPNPトランジスタQ1と、 該トランジスタQ1のコレクタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、 該NPNトランジスタQ2のコレクタに接続された出力端子4と、 ベースが抵抗R0を介して該電源供給端子1に接続され、エミッタが該信号入力端子3に接続され、そのコレクタが該NPNトランジスタQ2のベースに接続されたNPNトランジスタQ3と、 から構成されたことを特徴とするTTL回路。」を、誤記の訂正を目的として、下記の通りに訂正する。 「【請求項1】 信号入力端子3にベースが接続され、抵抗R2を介してエミッタが電源供給端子1に接続され、コレクタが共通端子2に接続されたPNPトランジスタQ1と、 該トランジスタQ1のエミッタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、 該NPNトランジスタQ2のコレクタに接続された出力端子4と、 ベースが抵抗R0を介して該電源供給端子1に接続され、エミッタが該信号入力端子3に接続され、そのコレクタが該NPNトランジスタQ2のベースに接続されたNPNトランジスタQ3と、 から構成されたことを特徴とするTTL回路。」 ▲2▼ 訂正事項B:「考案の詳細な説明」の項の「課題を解決するための手段」を、明りょうでない記載の釈明を目的として、下記の通りに訂正する。 「【課題を解決するための手段】 この目的を達成するために本考案は、信号入力端子3にベースが接続され、抵抗R2を介してエミッタが電源供給端子1に接続され、コレクタが共通端子2に接続されたPNPトランジスタQ1と、該トランジスタQ1のエミッタとベースが電気的に接続され、コレクタが抵抗R4を介して該電源供給端子1に接続され、そのエミッタが共通端子2に接続されたNPNトランジスタQ2と、該NPNトランジスタQ2のコレクタに接続された出力端子4と、ベースが抵抗R0を介して該電源供給端子1に接続され、エミッタが該信号入力端子3に接続され、そのコレクタが該NPNトランジスタQ2のベースに接続されたNPNトランジスタQ3と、から構成した点に特徴がある。」 |
| 審決日 | 2002-12-27 |
| 出願番号 | 実願平5-20125 |
| 審決分類 |
U
1
41・
852-
Y
(H03K)
U 1 41・ 851- Y (H03K) |
| 最終処分 | 成立 |
| 特許庁審判長 |
佐藤 秀一 |
| 特許庁審判官 |
浜野 友茂 桂 正憲 |
| 登録日 | 1998-11-06 |
| 登録番号 | 実用新案登録第2588729号(U2588729) |
| 考案の名称 | TTL回路 |
| 代理人 | 伊東 忠彦 |
| 代理人 | 伊東 忠彦 |